ngocminh2k
19-10-2023, 10:58 AM
Theo McKinsey & Company, các công ty bán dẫn có thể mất hàng triệu đô la do thua lỗ về năng suất. Tổn thất về năng suất có thể xảy ra do lỗi, làm lại hoặc phế liệu ở đầu ra của máy hoặc quy trình. Có nhiều cách mà các nhà sản xuất chất bán dẫn có thể cải thiện chất lượng và sản lượng. Tuy nhiên, việc sản xuất mạch tích hợp khá phức tạp và tốn kém, điều quan trọng là phải nỗ lực cải tiến liên tục. Làm thế nào để nâng cao hiệu suất bằng Minitab? Cùng tìm hiểu trong bài viết dưới đây nhé!
KIỂM SOÁT CHẤT LƯỢNG VÀ NĂNG LƯỢNGHàng trăm con chip được chế tạo đồng thời trên một tấm wafer. Chúng ta không nói về những chiếc bánh quy ngon. Wafer thường là một miếng silicon (một trong những chất bán dẫn phổ biến nhất hiện có trên toàn thế giới) hoặc vật liệu bán dẫn khác, được thiết kế dưới dạng một đĩa rất mỏng. Tấm wafer được sử dụng để tạo ra các mạch tích hợp điện tử.
Các tấm wafer được xử lý cùng nhau theo nhóm gọi là lô. Sau khi quá trình chế tạo hoàn tất, mỗi con chip trên mỗi tấm bán dẫn đều phải trải qua một loạt các bài kiểm tra chức năng và được xác nhận là tốt hoặc bị lỗi.
Sau khi thử nghiệm, việc phân tích dữ liệu nhằm mục đích kiểm soát chất lượng và giám sát quá trình thường tập trung vào các biện pháp tóm tắt tổng thể ở cấp độ lô. Ví dụ như năng suất (số lượng chip tốt trong một lô), tỷ lệ tốt trên chức năng (số lượng chip tốt theo lô chia cho số lượng chip hoạt động nhưng không đáp ứng giới hạn thông số kỹ thuật).
Mặc dù các biện pháp này rất quan trọng, nhưng chúng cũng cho rằng các khiếm khuyết được phân bố ngẫu nhiên cả bên trong và trên các tấm bán dẫn trong lô.
Minitab hiểu nhu cầu ngày càng tăng của ngành công nghiệp bán dẫn
TÁC DỤNG CỦA BẢN ĐỒ WAFERHiểu được năng suất ở cấp độ lô và phân tích nguyên nhân gốc rễ là chìa khóa để thúc đẩy cải thiện năng suất. Để hiểu sâu hơn, bằng cách sử dụng bản đồ wafer, kỹ sư có thể hình dung liệu các chip bị lỗi có hiển thị mẫu hoặc cụm hệ thống hay không, từ đó nâng cao hiệu suất cho doanh nghiệp.
Những mô hình không gian này có thể chứa thông tin hữu ích về các vấn đề sản xuất tiềm ẩn mà các biện pháp tóm tắt tổng thể bỏ qua. Theo Mark H. Hansen, Vijayan N. Nair và David J. Friedman, người đồng viết bài báo “Giám sát dữ liệu bản đồ wafer từ các quy trình chế tạo mạch tích hợp cho các khiếm khuyết cụm theo không gian”, các mẫu cụ thể có thể chỉ ra các vấn đề phổ biến.
Đọc tiếp tại minitabvietnam.com
KIỂM SOÁT CHẤT LƯỢNG VÀ NĂNG LƯỢNGHàng trăm con chip được chế tạo đồng thời trên một tấm wafer. Chúng ta không nói về những chiếc bánh quy ngon. Wafer thường là một miếng silicon (một trong những chất bán dẫn phổ biến nhất hiện có trên toàn thế giới) hoặc vật liệu bán dẫn khác, được thiết kế dưới dạng một đĩa rất mỏng. Tấm wafer được sử dụng để tạo ra các mạch tích hợp điện tử.
Các tấm wafer được xử lý cùng nhau theo nhóm gọi là lô. Sau khi quá trình chế tạo hoàn tất, mỗi con chip trên mỗi tấm bán dẫn đều phải trải qua một loạt các bài kiểm tra chức năng và được xác nhận là tốt hoặc bị lỗi.
Sau khi thử nghiệm, việc phân tích dữ liệu nhằm mục đích kiểm soát chất lượng và giám sát quá trình thường tập trung vào các biện pháp tóm tắt tổng thể ở cấp độ lô. Ví dụ như năng suất (số lượng chip tốt trong một lô), tỷ lệ tốt trên chức năng (số lượng chip tốt theo lô chia cho số lượng chip hoạt động nhưng không đáp ứng giới hạn thông số kỹ thuật).
Mặc dù các biện pháp này rất quan trọng, nhưng chúng cũng cho rằng các khiếm khuyết được phân bố ngẫu nhiên cả bên trong và trên các tấm bán dẫn trong lô.
Minitab hiểu nhu cầu ngày càng tăng của ngành công nghiệp bán dẫn
TÁC DỤNG CỦA BẢN ĐỒ WAFERHiểu được năng suất ở cấp độ lô và phân tích nguyên nhân gốc rễ là chìa khóa để thúc đẩy cải thiện năng suất. Để hiểu sâu hơn, bằng cách sử dụng bản đồ wafer, kỹ sư có thể hình dung liệu các chip bị lỗi có hiển thị mẫu hoặc cụm hệ thống hay không, từ đó nâng cao hiệu suất cho doanh nghiệp.
Những mô hình không gian này có thể chứa thông tin hữu ích về các vấn đề sản xuất tiềm ẩn mà các biện pháp tóm tắt tổng thể bỏ qua. Theo Mark H. Hansen, Vijayan N. Nair và David J. Friedman, người đồng viết bài báo “Giám sát dữ liệu bản đồ wafer từ các quy trình chế tạo mạch tích hợp cho các khiếm khuyết cụm theo không gian”, các mẫu cụ thể có thể chỉ ra các vấn đề phổ biến.
Đọc tiếp tại minitabvietnam.com